PAT-NO:

JP404171845A

DOCUMENT-IDENTIFIER:

JP 04171845 A

TITLE:

WIRING STRUCTURE AND MANUFACTURE

THEREOF.

PUBN-DATE:

June 19, 1992

INVENTOR - INFORMATION:

NAME

HIRANO, MAKOTO

ASAI, KAZUYOSHI

IMAI, YUUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NIPPON TELEGR & TELEPH CORP <NTT>

N/A

APPL-NO:

JP02299499

APPL-DATE:

November 5, 1990

INT-CL (IPC): H01L021/90

ABSTRACT:

PURPOSE: To increase the number of layers of a wiring up to three or more

while the parasitic capacitance of an air-bridge wiring is maintained in a

comparatively small state and to make possible the formation of a circuit of a

large degree of freedom of design by a method wherein multilayer wirings of the

air-bridge wiring are formed changing the heights of their bridges and at the

same time, a multitude of the air-bridge wirings, whose heights are different from each other, are made to cross in the air.

CONSTITUTION: The structure of an <u>air-bridge</u> wiring consists of a substrate

1, a lower layer (first) conductive film wiring 2 and an upper layer conductive

film wiring 4 developed by this invention and the height (h) of a bridge is a

high height of 5 to 20μ m or thereabouts. Accordingly, the parasitic

capacitance of the wiring is also reduced by the amount of the large interval

between the wiring and a base and the improvement of the performance of a FET

for high-frequency amplification use can be contrived by using the wiring for

the use of the connection part of a finger or the like in the FET. Moreover, a

multitude of air-bridge wirings, whose heights are different from each other,

of a two-layer conductive film wiring 3 and a two-layer conductive film wiring

5 developed by this invention or two-layer conductive film wirings 6 and 7

developed by this invention are made to cross by the airbridge wiring, the

height of the bridge of which is high, and the formation of wirings of three

layers or more is performed. Thereby, the degree of freedom of the design of a

circuit, which has been hitherto damaged greatly by a wiring limited to two

layers, is increased and the structure of the air-bridge wiring can be

contributed to the integration of a semiconductor circuit, an increase in the

density of the circuit and the improvement of the performance of the circuit.

COPYRIGHT: (C) 1992, JPO&Japio

⑩ 日本国特許庁(JP) ⑪ 特許出願公開

◎ 公開特許公報(A) 平4-171845

filnt, Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)6月19日

H 01 L 21/90

N 7353-4M

審査請求 未請求 請求項の数 2 (全9頁)

配線構造およびその製法 60発明の名称

> 创特 顧 平2-299499

29出 願 平2(1990)11月5日

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 真 @発明者

会补内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 **浅** 井 和發 @発. 明者

会补内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 79発 明者 今 井 祐 記

加出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

79代理人 弁理士 玉蟲 久五郎

1. 発明の名称

配線構造およびその製法

2.特許請求の範囲

(1) 配象を空中にブリッジ状に配置するエアー・ ブリッジ配象において、多層の配線を、ブリッジ の高さを変えて形成すること、ないし同時に高さ の異なる多数のエアー・ブリッジ配線を空中で交 差させることを特徴とする配線構造。

(2) エアー・ブリッジ形成する際に、ブリッジ配 線の下敷きとしてブリッジ形成後に取除く絶縁膜 として、厚さ5~20μmの厚膜フォト・レジス トを用いることを特徴とする配線の製法。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、通信用混成IC等の半導体集積回路 の配線構造およびその製法に関するものである。

〔従来の技術〕

従来、通信用混成」C等の半導体集積回路の配 線においては、特に2層配線の交差技術として、 下層の配線との交差部分をあらかじめフォト・レ ジスト等の絶縁膜で覆い、その上に、スパッター や電子ピーム蒸着ないしメッキなどによって金な どの導電膜による配線を形成した後、前記フォト ・レジスト等の絶縁膜を取除くことによって、配 麓を空中にブリッジ状に形成する、いわゆるエア ー・ブリッツ配線が、よく用いられている。特に 、エアー・ブリッジ配線では、上層と下層の配線 間にSiOュやSiN等の層間絶縁膜を配する配 盤法よりも、配線の寄生容量を小さくできるとい う特徴がある。従って、高周波増幅用のFETの フィンガー間接続や、高眉波用スパイラル・イン ダクターの中心部からの引出し配線をはじめ、通 信用混成IC等の半導体集費回路では、エアー・ ブリッジ配線が数多く用いられている。

しかし、従来のエアー・ブリッジ配線では、ブ リッジの高さは1~3μm程度と固定されていた ため、交差できる配線の層数も2層までと限られていた。

このため、回路設計の自由度も制約を受けていた。

(発明が解決しようとする課題)

本発明の目的は、通信用混成 G a A s I C 等の 半導体集積回路において、寄生容量の小さな 3 層 以上の多層配線を提供し、これによって自由度の 大きな回路形成を可能にする配線構造及びその製 法を提供するものである。

(課題を解決するための手段)

本発明は、エアー・ブリッジ形成する際に、ブリッジ配線の下敷きとしてブリッジ形成後に取除く絶縁膜として、厚さ5~20μm程度の厚膜フォト・レジストないしポリイミド膜を用い、形成できるブリッジの高さを5~20μm程度と大変でくすること、またこのことによって従来の技術で形成した低いエアー・ブリッジのさらに上に別の

リッジ配線において、多層の配線を、ブリッジの高さを変えて形成すること、ないし同時に高さの 異なる多数のエアー・ブリッジ配線を空中で交差 させることを特徴とする配線構造としての構成を 有するものであり、或いはまた

エアー・ブリッジ形成する際に、ブリッジ配線の下敷きとしてブリッジ形成後に取除く絶縁膜として、厚さ 5 ~ 2 0 μmの厚膜フォト・レジストを用いることを特徴とする配線の製法としての構成を有するものである。

(実施例)

以下、実施例を用いて、本発明による配線の構造および製法を説明する。

まず第5図に、従来のエアー・ブリッジ配線の 構造例を示した。第5図において、1は基板、2 は下層(第1)の導電膜配線、3は上層の導電膜配 線である。

ブリッジの高さ(図中h)は、通常 1 ~ 3 μ m 程 度であるため、交差できる配線の層数は 2 に限ら ブリッシを形成すること、あるいは、この他を形成すること、あるいは、この他のであることでは、リックのでは、カーのでは、

なお、この配線の製法として、厚さ5~20μ の厚膜の厚膜として、ないとのCVD絶 膜を用いれば、SiN、SiO はどのCVD絶 膜を用いてドライ・エッチングをといるといるといるでは、ながででで、なが便でで、なおかいしまりでは、フォト・ことがでは、ないできる)が可能になる。従って、本発明の 構成は下記に示す通りである。即ち、本発明は

配線を空中にブリッジ状に配置するエアー・ブ

れる

これに対して、本発明による、配線の構造を第 1 図の実施例にて説明する。第 1 図において、 1 は基板、 2 は下層 (第 1)の導電膜配線、 4 は本発 明による上層の導電膜配線である。

(実施例1)

第 1 図は、本発明による、エアー・ブリッジ配 線の構造例で、ブリッジの高さ(図中 h)が、 5 ~ 2 0 μ m 程度と大きい。

このため、配線の寄生容量も、下地との間隔が 大きい分だけ小さくなり、高周波増幅用FETで はフィンガー接続部分などに用いることによって 性能向上をはかることができる。

(実施例2)

第2図は、第1図に示した本発明による、ブリッジの高さが高いエアー・ブリッジ配線によって、多数の高さの異なるブリッジ3.5或いは6.7を交差させ、3層以上の配線形成を行った例である。第2図において、1は基板、2は下層(第1)の導電膜配線、3は上層の導電膜配線、5.6

, 7は本発明による上層の導電膜配線である。

このことによって、従来、2層までの配線で大きく損なわれていた回路設計の自由度が増し、半導体回路の集積化・高密度化・性能向上に寄与できる。

次に、エアー・ブリッジ形成する際に、ブリッジ配線の下敷きとしてブリッジ形成後に、取除く 絶縁膜として、厚さ5~20μmの厚膜フォト・ レジストを用いる配線の製法例について説明する。

第3図(a)~(e)は、本発明による、配線の製作工程例を示したものである。第3図において、1は基板、2は下層(第1)の導電膜配線、8は第1の厚膜フォト・レジスト、9は第2の厚膜フォト・レジスト、11は第2の厚膜フォト・レジスト、11は第2の厚膜フォト・レジスト、12は金(メッキ形成)である。以下第3図(a)~(e)を参照して以下に製造工程を説明する。

(a) パタン化された第1の導体配線2をリフト オフないしイオンミリングで形成する。

法を用いて金12を厚く成長させ、

第4図(a)~(d)は、本発明による、配線の別の製作工程例を示したものである。第4図において、1は基板、2は下層(第1)の導電膜配線、8は第1の厚膜フォト・レジスト、13は第2の導電膜(配線厚)、14は第2の厚膜フォト・レジスト(配線部が島のパタン)である。

第4図(a)~(b)の製作工程は、第3図(a)~(b)における製作工程と同様である。従って、 以下第4図(c),(d)について詳述する。 (b) 第1の厚膜フォト・レジスト8で、後から 形成するブリッジの下になる部分が覆われるよう に、パタン形成する。この時のフォト・レジ としては、例えばシブレイ社のTF-20等の厚 膜レジストを用いることによって、5~20μm の厚みを持たせることができ、またパタン形成 に、電気炉などによって120℃が後ない 以上の温度でベーキングすることができる。 形状をなだらかなものにすることがで

(d) このレジストの穴!!の中に、電解メッキ

(c) 全面に第2の導体膜13をスパッター法ないし電子ピーム蒸着法を用いて配線の厚みだけ付着させ、この上に第2のフォト・レジスト14 で配線パタンを形成する。

この時のフォト・レジストとしても、例えばシブレイ社のTF-20等の厚膜レジストを用いることによって、下地の段差の影響を受け難くでき

(d) 第2のフォト・レジスト14をマスクとして、第2の導体膜13の配線以外の部分、第1のフォト・レジストを、ドライエッチングやイオン・ミリング等の技術を用いて除去する。 続いて、レジスト形成後前述の(a)~(d)の工程を繰り返すことによって3層以上のエアー・ブリッジ配線が形成できる。

(発明の効果)

本発明は、3層以上の多層配線の寄生容量を小さく実現でき、回路設計の自由度を大きくできる。

4. 図面の簡単な説明

第1図は、本発明による、エアー・ブリッジ配 線、第2図は、本発明による、エアー・ブリッジ 配線を用いた多層配線の交差例、第3図(a)~(e)は、本発明による、エアー・ブリッジ配線の 製作工程例であり、(a)は第1の導体配線パタン の形成工程図(リフトオフないしイオンミリング 技術を用いる)、(b)は第1の厚膜レジストによ るフォト・リソグラフィーおよびベーキング工程 図、(c)は第2の導体膜の付着(全面)と、第2の 厚膜レジストによるフォト・リソグラフィー工程 図(ブリッジ・パタンが穴となるようにレジスト ・パタンを形成)(d)は電解メッキ法による金成 長工程図、(e)はフォト・レジストおよび第2の 導体膜の金メッキ以外の部分を、ドライエッチン グやイオン・ミリング等により除去する工程図、 にそれぞれ対応している。第4図(a)~(d)は、 本発明による、エアー・ブリッジ配象の別の製作 工程例であり、(、a)は第1の導体配線パタンの形 成工程図(リフトオフないしイオンミリング)、(

b)は第1の厚膜レジストによるフォト・リソグラフィーおよびベーキング工程図、(c)は第2の専体膜(配線厚)の付着(全面)と、第2の厚膜レジストによるフォト・リソグラフィー工程図(ブリッジ・パタンが島となるようレジスト・パタン形成)、(d)は第2の導体膜の配線以外の部分およびフォト・レジストを、イオン・ミリングやドライエッチング等により除去する工程図にそれぞれが対応している。第5図は、従来の、エアー・ブリッジ配線である。

1 … 基板

2 …下層(第1)の導電膜配線

3 …上層の導電膜配線

4~7…本発明による上層の導電健配益

8 … 第1の厚膜フォト・レジスト

9 … 第 2 の 導電膜(メッキ電極用)

10…第2の厚膜フォト・レジスト


11…第2の厚膜フォト・レジスト中の穴パタン


12…金(メッキ形成)

13…第2の導電膜(配線厚)


1 4 … 第 2 の厚膜フォト・レジスト(配線部が島のパタン)

特許出願人 日本電信電話株式会社 代理人 弁理士 玉島 久五郎






本発明によるエアー・ブリッジ配算を用いた多層配算の文差例 第 2 図



本発明によるエアー・ブリッジ配線の製作工程例


第 3 図



(c) 第2の導体膜の付着(全面)と、第2の厚膜レジストによる フォトリソグラフィー工程図(ブリッジ・パタンが穴となる ようにレジスト・パタンを形成)


本発明によるエアー・ブリッジ配線の製作工程例

第 3 図




第 3 図

本発明によるエアー・ブリッジ配線の製作工程例




第 3 図

本発明によるエアー・ブリッジ配線の製作工程例



第 4 図


本発明によるエアー・ブリッジ配線の別の製作工程例



(c) 第 2 の 導電膜 (配線厚) の付着 (全面) と、 第 2 の厚膜 レジストによる フォト・リソグラフィー工程図 (ブリッジ・パタンが島となるよう レジスト・パタン形成)


本発明によるエアー・ブリッジ配線の別の製作工程例

第 4 図



(d) 第2の導電膜の配線以外の部分およびフォト・レジストを、イオン・ミリングやドライエッチング等により除去する工程図本発明によるエアー・ブリッジ配線の別の製作工程例

第 4 図



従来のエアー・ブリッジ配線

第 5 図